(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004 年8 月19 日 (19.08.2004)

PCT

(10) 国際公開番号 WO 2004/070948 A1

(75) 発明者/出願人(米国についてのみ): 福本 憲一(FUKU-

(74) 代理人: 紋田誠,外(MONDA, Makoto et al.); 〒105-

5階 ミネルバ国際特許事務所 Tokyo (JP).

MOTO,Kenichi) [JP/JP]; 〒615-8585 京都府 京都市右京区 西院溝崎町 2 1 番地 ローム株式会社内 Kyoto

0004 東京都 港区 新橋2丁目10番5号 末吉ビル

(51) 国際特許分類?: H03K 4/06, H02M 7/48, H03L 7/00

(21) 国際出願番号:

PCT/JP2003/012240

(22) 国際出願日:

2003 年9 月25 日 (25.09.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2003-27463

2003年2月4日(04.02.2003)

(81) 指定国 (国内): CN, KR, US.

添付公開書類:

一 国際調査報告書


(72) 発明者; および

(71) 出願人(米国を除く全ての指定国について): ローム 株式会社 (ROHM CO., LTD.) [JP/JP]; 〒615-8585 京都 府 京都市右京区 西院溝崎町 2 1番地 Kyoto (JP).

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(54) Title: METHOD AND SYSTEM FOR SYNCHRONIZING PHASE OF TRIANGULAR SIGNAL

(54) 発明の名称: 三角波信号の位相同期方法、及びそのシステム



(57) Abstract: In a plurality of electronic devices, a triangular signal varying between an upper limit level and a lower limit level is generated by charging/discharging a capacitor. A detection signal is generated when the triangular signal becoming a master reaches a specified threshold level. In response to the detection signal, the capacitor is discharged quickly such that the triangular signal becoming a slave reaches the lower limit level. The triangular signal for slave is synchronized so as to have a specified phase difference with respect to the triangular signal for master.

(まず) 要約: 複数の電子デバイスにおいて、コンデンサへ電荷を充放電させて上限レベルと下限レベル間で変化する 三角波信号を発生する。そして、マスターとなる三角波信号のレベルが所定閾値に達したときに検出信号を発生す る。この検

VO 2004/070948 A1

明細書

三角波信号の位相同期方法、及びそのシステム

5 技術分野

本発明は、PWM制御などのために三角波信号を用いる複数の電子デバイス間で、 三角波信号をそれぞれ所定の位相差を持って同期させる位相同期化方法及びそのシス テムに関する。

10 背景技術

15

20

従来から、電気装置において、それぞれ異なった位相の複数の三角波信号を使用して、複数の制御対象をPWM制御することが行われている(特開2000-92851号公報参照)。この従来のものでは、原信号を、それぞれ位相シフト器を介することによって、異なった位相の複数の三角波信号を得ている。その位相シフト器は、原信号をそれぞれ異なるタイミングだけレジスタなどによりディジタル的に遅延させるようにしている。

従来のような、異なった位相の複数の三角波信号の発生方法では、位相シフト器が 必要であるから、その構成が複雑であり、また高価なものとなってしまう。また、三 角波信号を使用する各デバイスがそれぞれ三角波信号の発生回路を持っているシステ ムには、その適用が困難であった。

そこで、本発明は、複数の電子デバイスでそれぞれ三角波信号を発生させるととも に、それらの三角波信号をそれぞれ所定の位相差を持って同期させることを可能にし た、三角波信号の位相同期化方法及びそのシステムを提供することを目的とする。

25 発明の開示

本発明の三角波信号の位相同期化方法は、コンデンサへ電荷を充放電させて上限レ

ベルと下限レベル間で変化するスレーブ用三角波信号を発生し、

マスター用三角波信号のレベルが所定レベルに達したときに検出信号を発生し、

前記検出信号に応じて、前記スレーブ用三角波信号が前記上限レベル或いは下限レベルになるように前記コンデンサの電荷を、速やかに充電或いは放電し、

5 前記スレーブ用三角波信号を、前記マスター用三角波信号に対して所定位相差を持つように同期化することを特徴とする。

また、三角波信号の位相同期化方法は、第1コンデンサ乃至第Nコンデンサ (Nは、2以上の整数) へ電荷を充放電させて上限レベルと下限レベル間で変化する第1三角波信号乃至第N三角波信号をそれぞれ発生させ、

10 前記第J(Jは、1乃至N-1のいずれか)三角波信号のレベルが所定レベルに達したときに、前記J+1コンデンサの電荷を前記上限レベル或いは下限レベルになるように速やかに充電或いは放電させ、

前記第1三角波信号乃至第N三角波信号を順次所定位相差を持つように同期化する ことを特徴とする。

15 また本発明の三角波信号の位相同期化方法は、第1コンデンサ乃至第Nコンデンサ (Nは、2以上の整数)へ電荷を充放電させて上限レベルと下限レベル間で変化する 第1三角波信号乃至第N三角波信号をそれぞれ発生させ、

前記第1三角波信号のレベルが、複数の異なる所定レベルのうちの、前記第2三角波信号乃至第N三角波信号に対応して定められている所定レベルに達したときに、前記第2コンデンサ乃至第Nコンデンサの電荷を前記上限レベル或いは下限レベルになるように速やかに充電或いは放電させ、

20

前記第2三角波信号乃至第N三角波信号を、前記第1三角波信号に対してそれぞれ 所定位相差を持つように同期化することを特徴とする。

本発明の三角波信号の位相同期化システムは、コンデンサへ電荷を充放電させて上 25 限レベルと下限レベル間で変化する三角波信号を発生する三角波信号発生回路を含む、 第1電子デバイス乃至第N(Nは、2以上の整数)電子デバイスと、

前記複数Nの電子デバイスのうちの1つの電子デバイスの三角波信号がマスター用三角波信号として入力され、このマスター用三角波信号のレベルと所定閾値とを比較し、前記マスター用三角波信号のレベルが前記所定閾値に達したときに検出信号を出力する比較検出回路、この比較検出回路の検出信号に応じて、前記マスター用三角波信号を発生する1つの電子デバイス以外の電子デバイスのうちのいずれか1つの電子デバイスの三角波信号をスレーブ用三角波信号として発生するための前記コンデンサの電荷を、前記上限レベル或いは下限レベルになるように速やかに充電或いは放電するためのスイッチを含む、第1位相同期化回路乃至第N-1位相同期化回路とを有し、

前記スレーブ用三角波信号を、前記マスター用三角波信号に対して所定位相差を持 10 つように同期化させることを特徴とする。

また、本発明の三角波信号の位相同期化システムにおいて、前記第K(Kは、2乃至Nのいずれか)電子デバイスの三角波信号が、前記第K-1同期化回路により、前記第K-1電子デバイスの三角波信号に対して所定位相差を持つように同期化され、前記第1電子デバイスの三角波信号乃至第N電子デバイスの三角波信号が順次位相差を持って同期化されることを特徴とする。そして、前記第1位相同期化回路乃至第N-1位相同期化回路は、所定閾値として共通の閾値が供給され、前記第1電子デバイスの三角波信号乃至第N電子デバイスの三角波信号乃至第N電子デバイスの三角波信号が順次同一位相差を持って同期化されることを特徴とする。

15

また、本発明の三角波信号の位相同期化システムにおいて、前記第K(Kは、2乃至Nのいずれか)電子デバイスの三角波信号が、前記第K-1同期化回路により、前記第1電子デバイスの三角波信号に対してそれぞれ所定位相差を持つように同期化されることを特徴とする。そして、前記第1位相同期化回路乃至第N-1位相同期化回路は、所定閾値として、複数の異なる閾値のうちの1つの閾値が使用され、前記第2電子デバイスの三角波信号乃至第N電子デバイスの三角波信号は、前記第1電子デバイスの三角波信号に対して、使用された閾値に応じた所定位相差を持つように同期化されることを特徴とする。

また、本発明の三角波信号の位相同期化システムにおいて、前記第1電子デバイス 乃至第N電子デバイスは、直流電源から負荷へ交流電力を供給する直流-交流変換装 置であることを特徴とする。

また、本発明の三角波信号の位相同期化システムにおいて、前記比較検出回路は、 5 入力される三角波信号のレベルと前記所定閾値とを比較する比較器と、この比較器の 出力が所定の変化をしたときに前記検出信号を出力する変化検出回路を有することを 特徴とする。そして、前記変化検出回路は、コンデンサと抵抗を含む微分回路である ことを特徴とする。

また、本発明の三角波信号の位相同期化システムにおいて、前記所定閾値となる少 10 なくとも1つの閾値電圧と、前記上限レベル或いは下限レベルの電圧を発生する基準 電圧回路を有することを特徴とする。そして、前記基準電圧回路の前記上限レベル或 いは下限レベルの電圧が入力され、その電圧を出力するボルテージ・フォロアを有す ることを特徴とする。

本発明によれば、三角波信号の位相同期方法及びそのシステムにおいて、複数の電 15 子デバイスでそれぞれ三角波信号を発生させるとともに、それらの三角波信号を所定 の位相差を持って同期させる。したがって、本発明では、位相シフトを不要にするこ とができる。

また、各デバイスにより発生される三角波信号の周波数が、発振回路素子の特性ば ちつき等により微妙に異なっていても、マスター用三角波信号を基準として、毎サイ クル毎に所定の位相差を持つように同期化される。よって、周波数の誤差が累積され ることはない。

また、そのための同期化手段は、比較器、変化検出回路及びスイッチから構成される単純な位相同期化回路により構成できる。よって、実質的に三角波の位相シフ・トと同様な機能を、簡単な構成でかつ安価に実現できる。

25

20

図面の簡単な説明

図1は、本発明に係るインバータの全体構成図である。図2は、図1のためのコントローラICの内部構成図である。図3は、本発明の実施の形態に係る、インバータの並行運転システムの全体図である。図4は、図3のインバータの並行運転に係る、第1の実施の形態の構成図である。図5は、図4の動作を説明するためのタイミングチャートである。図6は、図3のインバータの並行運転に係る、第2の実施の形態の構成例を示す図である。図7は、図6の動作を説明するためのタイミングチャートである。

発明を実施するための最良の形態

5

15

10 以下、図面を参照して、本発明の三角波信号の位相同期方法及びそのシステムの実施の形態について説明する。

以下の実施の形態においては、本発明を複数の冷陰極蛍光灯 (CCFL) を、電子デバイスである直流-交流変換装置 (以下、インバータ) を用いて並行運転する場合について説明する。まず、この並行運転システムに用いる個別のインバータ100及びそのコントローラ IC200の実施の形態を、図1,図2を参照して説明する。

図1において、第1スイッチであるP型MOSFET (以下、PMOS) 101と 第2スイッチであるN型MOSFET (以下、NMOS) 102とで、変圧器TRの 一次巻線105への第1方向の電流経路を形成する。また、第3スイッチであるPM OS103と第4スイッチであるNMOS104とで、変圧器TRの一次巻線105 への第2方向の電流経路を形成する。これらのPMOS101, 103、NMOS1 02、104は、それぞれボディダイオード (即ち、バックゲートダイオード) を有 している。このボディダイオードにより、本来の電流経路と逆方向の電流を流すこと ができる。なお、ボディダイオードと同様の機能を果たすダイオードを別に設けても よい。

に応じた高電圧が誘起される。この誘起された高電圧が冷陰極蛍光灯FLに供給されて、冷陰極蛍光灯FLが点灯する。

コンデンサ111, コンデンサ112は、抵抗117,抵抗118とともに、冷陰極蛍光灯FLに印加される電圧を検出して、コントローラIC200にフィードバックするものである。抵抗114,抵抗115は、冷陰極蛍光灯FLに流れる電流を検出して、コントローラIC200にフィードバックするものである。また、コンデンサ111は、そのキャパシタンスと変圧器TRのインダクタンス成分とで共振させるためのものであり、この共振には冷陰極蛍光灯FLの寄生キャパシタンスも寄与する。113,116,119,120は、ダイオードである。また、151、152は電源電圧安定用のコンデンサである。

10

15

20

コントローラIC200は複数の入出力ピンを有している。第1ピン1Pは、PW Mモードと間欠動作(以下、バースト)モードの切替端子である。この第1ピン1P には、外部からそれらモードの切替及びバーストモード時のデューティ比を決定するデューティ信号DUTYが入力される。第2ピン2Pは、バーストモード発振器(BOSC)の発振周波数設定用のコンデンサを接続する容量接続端子である。この第2ピン2Pには、設定用コンデンサ131が接続され、そこにバースト用三角波信号BCTが発生する。

第3ピン3 Pは、PWMモード発振器 (OSC) の発振周波数設定用のコンデンサを接続する容量接続端子である。この第3ピン3 Pには、設定用コンデンサ132が接続され、そこにPWM用三角波信号CTが発生する。第4ピン4 Pは、第3ピン3 Pの充電電流を設定する設定抵抗接続端子である。この第4ピン4 Pには、設定用抵抗133が接続され、その電位RTと抵抗値に応じた電流が流れる。第5ピン5 Pは、接地端子であり、グランド電位GNDにある。

第6ピン6 Pは、第3ピン3 Pの充電電流を設定する設定抵抗接続端子である。こ 25 の第6ピン6 Pには、設定用抵抗134が接続され、コントローラIC200の内部 回路の制御によりこの抵抗134が設定用抵抗133に並列に接続されるかあるいは

切り離される。その第6ピン6Pの電位SRTはグランド電位GNDか、第4ピン4Pの電位RTになる。第7ピン7Pは、タイマーラッチを設定するための設定容量接続端子である。この第7ピン7Pには、内部の保護動作用の動作時限を決定するためのコンデンサ135が接続され、コンデンサ135の電荷に応じた電位SCPが発生する。

5

10

15

20

第9ピン9 Pは、第1誤差増幅器用入力端子である。この第9ピン9 Pには、抵抗 140を介して、冷陰極蛍光灯 F L に流れる電流に応じた電流検出信号(以下、検出 電流) I Sが入力される。その検出電流 I Sが、第1誤差増幅器に入力される。第8ピン8 Pは、第1誤差増幅器用出力端子である。この第8ピン8 Pと第9ピン9 Pと の間にコンデンサ136が接続される。第8ピン8 Pの電位が帰還電圧 F B となり、 P W M 制御のための制御電圧になる。以下、各電圧は、特に断らない限り、グランド 電位を基準としている。

第10ピン10Pは、第2誤差増幅器用入力端子である。この第10ピン10Pには、抵抗139を介して、冷陰極蛍光灯FLに印加される電圧に応じた電圧検出信号(以下、検出電圧)VSが入力される。そして、その検出電圧VSが第2誤差増幅器に入力される。第10ピン10Pには、コンデンサ137が第8ピン8Pとの間に接続される。

第11ピン11Pは、起動及び起動時間設定端子である。この第11ピン11Pには、抵抗143とコンデンサ142により、起動信号STが遅延されノイズを抑制された信号STBが印加される。第12ピン12Pは、スロースタート時間を設定するための容量を接続する容量接続端子である。この第12ピン12Pには、コンデンサ141がグランドとの間に接続され、起動時に徐々に上昇するスロースタート用の電圧SSが発生する。

第13ピン13Pは、同期用端子であり、他のコントローラICと協働させる場合 25 に、それと接続される。第14ピン14Pは、内部クロック入出力端子であり、他のコントローラICと協働させる場合に、それと接続される。

第15ピン15Pは、外付けFETドライプ回路のグランド端子である。第16ピン16Pは、NMOS102のゲート駆動信号N1を出力する端子である。第17ピン17Pは、NMOS104のゲート駆動信号N2を出力する端子である。第18ピン18Pは、PMOS103のゲート駆動信号P2を出力する端子である。第19ピン19Pは、PMOS101のゲート駆動信号P1を出力する端子である。第20ピン20Pは、電源電圧VCCを入力する電源端子である。

5

10

コントローラIC200の内部構成を示す図2において、OSCブロック201は、第3ピン3Pに接続されたコンデンサ132と第4ピン4Pに接続された抵抗133、134により周期が決定されるPWM三角波信号CTを発生し、PWM比較器214に供給する。OSCブロック201はまた、三角波信号CTに同期した内部クロックをロジックブロック203に供給する。

BOSCブロック202は、バースト用三角波信号発振回路であり、第2ピン2Pに接続されたコンデンサ131により決定されるバースト用三角波信号BCTを発生する。バースト用三角波信号BCTの周波数は、PWM三角波信号CTの周波数より、

著しく低く設定される(BCT周波数<CT周波数)。第1ピン1Pに供給されるアナログ(直流電圧)のデューティ信号DUTYとバースト用三角波信号BCTを比較器221で比較する。この比較器221の比較出力でオア回路239を介して、NPNトランジスタ(以下、NPN)234を駆動する。なお、第1ピン1Pにディジタル(PWM形式)のデューティ信号DUTYが供給される場合には、第2ピン2Pに20 抵抗を接続しBOSCブロック202からバースト用所定電圧を発生させる。

ロジックブロック203は、PWM制御信号などが入力され、所定のロジックにしたがってスイッチ駆動信号を生成する。出力ブロック204は、ロジックブロック203からのスイッチ駆動信号にしたがって、ゲート駆動信号P1, P2, N1, N2を生成し、PMOS101、103、NMOS102, 104のゲートに印加する。

25 スロースタートブロック 2 0 5 は、起動信号 S T が入力され、コンデンサ 1 4 2 、 抵抗 1 4 3 により緩やかに上昇する電圧 S T B である比較器 2 1 7 への入力がその基

準電圧Vref6を越えると、比較器217の出力により起動する。比較器217の出力は、ロジックブロック203を駆動可能にする。なお、249は、反転回路である。また、比較器217の出力により、オア回路243を介してフリップフロップ(FF)回路242をリセットする。スタートブロック205が起動すると、スロースタート電圧SSが徐々に上昇し、PWM比較器214に比較入力として入力される。したがって、起動時には、PWM制御は、スロースタート電圧SSにしたがって行われる。

5

10

15

20

なお、起動時に、比較器216は、入力が基準電圧Vref5を越えた時点で、オア回路247を介して、NMOS246をオフする。これにより、抵抗134を切り離し、PWM用三角波信号CTの周波数を変更する。また、オア回路247には、比較器213の出力も入力される。

第1誤差増幅器211は、冷陰極蛍光灯FLの電流に比例した検出電流ISと基準電圧Vref2(例、1.25v)とを比較し、その誤差に応じた出力によって定電流源I1に接続されたNPN235を制御する。このNPN235のコレクタは第8ピン8Pに接続されており、この接続点(即ち、第8ピン8P)の電位が帰還電圧FBとなり、PWM比較器214に比較入力として入力される。

PWM比較器 2 1 4 では、三角波信号 CTと、帰還電圧 FBあるいはスロースタート電圧 SSの低い方の電圧とを比較して、PWM制御信号を発生し、アンド回路 2 4 8 を介してロジックブロック 2 0 3 に、供給する。起動終了後の定常状態では、三角波信号 CTと帰還電圧 FBとが比較され、設定された電流が冷陰極蛍光灯 FLに流れるように自動的に制御される。

なお、第8ピン8Pと第9ピン9Pとの間には、コンデンサ136が接続されているから、帰還電圧FBは滑らかに増加あるいは減少する。したがって、PWM制御はショックなく、円滑に行われる。

25 第2誤差増幅器212は、冷陰極蛍光灯FLの電圧に比例した検出電圧VSと基準電圧Vref3(例、1.25v)とを比較し、その誤差に応じた出力により、ダブ

ルコレクタの一方が定電流源 I 1 に接続されたダブルコレクタ構造のNPN 2 3 8 を制御する。このNPN 2 3 8 のコレクタはやはり第8 ピン8 Pに接続されているから、検出電圧 V S によっても 帰還電圧 F B が制御される。したがって、比較器 2 1 2 及びNPN 2 3 8 は、帰還信号 F B を制御する帰還信号制御回路を構成する。

5 なお、帰還電圧FBが基準電圧Vref1(例、3v)を越えると、PNPトランジスタ(以下、PNP)231がオンし、帰還電圧FBの過上昇を制限する。

比較器215は、電源電圧VCCを抵抗240、241で分圧した電圧と基準電圧 Vref7(例、2.2v)とを比較し、電源電圧VCCが所定値に達した時点でそ の出力を反転し、オア回路243を介してFF回路242をリセットする。

10 比較器218は、スロースタート電圧SSを基準電圧Vref8(例、2.2v)と比較し、電圧SSが大きくなるとアンド回路244及びオア回路239を介してNPN234をオンする。NPN234のオンにより、ダイオード232が電流源I2により逆バイアスされ、その結果第1誤差増幅器211の通常動作を可能にする。したがって、NPN234、ダイオード232及び電流源I2は、バースト制御とパルス幅制御とを切り替える制御モード切替回路を構成している。なお、ダイオード237及びPNP236は過電圧制限用である。

比較器219は、ダブルコレクタの他方が定電流源I3に接続されたNPN238が第2誤差増幅器212によりオンされると、そのコレクタの電圧が基準電圧Vref9(例、3.0v)より低下し、比較出力が反転する。比較器220は、帰還電圧20 FBを基準電圧Vref10(例、3.0v)と比較し、帰還電圧FBが高くなると、比較出力が反転する。比較器219、220の出力及び比較器218の出力の反転信号をオア回路245を介してタイマーブロック206に印加し、所定時間を計測して出力する。このタイマーブロック206の出力により、FF242をセットし、このFF回路242のQ出力によりロジックブロック203の動作を停止する。

25 以上のように構成されるインバータにより制御されるCCFLは、ノートパソコン の液晶モニタや、液晶テレビ受像機などの液晶ディスプレイのバックライト光源とし

て使用される。最近では、液晶ディスプレイの大画面化に伴い、バックライト光源と して複数のCCFLが分散されて配置されることが多くなってきている。

この場合、1台のインバータの出力を分散して配置された複数のCCFLへ供給するには、高電圧の配線を引き回すことになる。CCFLへの高電圧の配線は、他の装置へ電磁的な影響を与えるから、できるだけ短い距離であることが良い。また、CCFLの寄生キャパシタンスを変圧器のインダクタンスとの共振に有効に利用するためにも、CCFLへの配線は短い方がよい。これ等の理由により、各CCFLを制御するためのインバータは、できるだけ各々のCCFLに近接して配置することが望ましい。

5

10 図3は、複数のインバータの並行運転システムの全体図である。図3のように、複数のインバータ100A~100Cは、並行運転される。インバータ100A~100Cは、液晶ディスプレイの各所に配置されている複数の冷陰極蛍光灯FLA~FLCに、それぞれ近接して設けられている。

この図3では、冷陰極蛍光灯は3本の例を示したが、勿論、任意の本数でよい。また、1つのインバータで2本以上の冷陰極蛍光灯に対応させても良い。この場合には、図1の変圧器TRの二次巻線を複数とし、それぞれの二次巻線から冷陰極蛍光灯FLに給電する。或いは、図1のコントローラIC200に複数系統のPWM制御回路部を設け、複数系統のPWM駆動信号を出力するようにしてもよい。

そして、バックライト光源を調光するときにはバースト調光が行われる。そのバー 20 スト調光時には、複数のインバータの使用状況を平均化し、電源に対する負荷変動を 小さくすることが望まれている。そのために、バースト調光のためのバースト用三角 波信号BCTの位相を、各インバータで所定位相ずつ異ならせることが必要である。

このための三角波信号BCTの位相同期方法及び位相同期システムを、図4~図7をも参照して説明する。図4は、電子デバイスであるインバータの各バースト用三角 25 波信号BCTを所定の位相差を持って同期化させる、第1の実施の形態の構成例を示す図である。図5は、図4を説明するためのタイミングチャートである。

図4において、コントローラIC200A~200Cは、図2で詳細に説明したコントローラICである。それらコントローラIC200A~200Cは、それぞれ同じ周波数になるように設計されているバースト用三角波信号BCT(BCTa~BCTc)を発生する。このバースト用三角波信号BCTa~BCTcは、各コントローラICの内部で利用されるとともに、外部端子2Pを介して外部に取り出される。なお、外部端子2Pに接続されるコンデンサ131A~131Cは、それへの充放電により三角波を発生させるものであり、図示されるようにコントローラIC200A~200Cの外部に設けられるが、コントローラIC200A~200Cの内部に設けても良い。

5

10 このバースト用三角波信号BCTa~BCTcは、同じ周波数になるように設計されているが、使用する素子の特性ばらつき等によりその周波数はそれぞれ微妙に異なってしまう。したがって、三角波信号BCTa~BCTcを、所定の位相差を保ったままで発振し続けることはできない。

基準電圧回路10は、電源電圧VCCから閾値電圧Vthと三角波信号BCTの下 限レベル電圧V1を発生する。閾値電圧Vthは各位相同期化回路PH1、PH2に供給される一方、下限レベル電圧V1はバッファ回路BFを介して各位相同期化回路PH1、PH2に供給される。この基準電圧回路10は、最も簡単には抵抗分圧回路で構成できる。また、基準電圧回路10を、その電圧精度を高くする場合には定電圧回路で構成しても良い。

20 バッファ回路BFは、出力電圧が入力される電圧と同じであり、その出力インピーダンスが極めて小さいものである。したがって、ボルテージフォロアによって構成される。また、このような機能から、バッファ回路BFに代えてある程度容量の大きいコンデンサで代用することができる。これらの基準電圧回路10やバッファ回路BFは、いずれかの位相同期化回路PH1、PH2に一緒に構成することもできる。即ち、

25 位相同期回路に、基準電圧回路10やバッファ回路BFを組み込んでもよい。

位相同期化回路PH1は、マスター用コントローラIC200Aの三角波信号BC

Taが非反転入力端子(+)に入力され、閾値電圧Vthが反転入力端子(-)に入力される比較器CP1と、この比較器CP1の出力を微分するためのコンデンサC1・抵抗R1からなる微分回路と、この微分回路の微分出力(以下、検出信号)DP1によりオンされるスイッチQ1とを備えている。スイッチQ1は、微分回路の検出信号DP1が出力されている間オンされれば良いから、図示されるようなN型MOSトランジスタや、NPNトランジスタなどが、用いられる。

5

15

25

このスイッチQ1は、バッファ回路BFの出力端と第1スレーブ用コントローラI C200Bの外部端子2P間に接続される。スイッチQ1のオンによりコンデンサ1 31Bの電圧が下限電圧V1になるように、その電荷が速やかに放電される。

10 なお、三角波信号BCTの上限レベル電圧Vhの電圧源を設けて、スイッチQ1の オン時にコンデンサの電荷を急速に上限レベル電圧Vhまで充電させるようにしても 良い。この場合には、上限レベル電圧Vhを基準として同期化される。

位相同期化回路PH2は、位相同期化回路PH1と同様の構成である。ただ、比較器CP2の非反転入力端子(+)には、第1スレーブ用コントローラIC200Bの三角波信号BCTbが入力される。また、スイッチQ2は、バッファ回路BFの出力端と第2スレーブ用コントローラ200Cの外部端子2P間に接続される。スイッチQ2のオンによりコンデンサ131Cの電圧が下限電圧V1になるように、その電荷が速やかに放電される。

さらに、第2スレーブ用コントローラIC200Cの三角波信号BCTcは、第3 20 スレーブ用コントローラIC200D(図示していない)が設けられる場合に、その ための位相同期化回路PH3(図示していない)に、同様に供給される。即ち、コン トローラICは、必要とされる任意台数設けることができる。

なお、これらの基準電圧回路10、バッファ回路BF、位相同期化回路PH1、PH2は、いずれかのインバータ、例えば、マスター用コントローラIC200Aを含むインバータ100A内に設けられる。

このように構成される第1の実施の形態に係る、図4の三角波信号BCTの位相同

期システムの動作を、図5のタイミングチャートを参照して説明する。

各コントローラI C 2 O O A \sim 2 O O C は、電源が印加されると、それぞれ三角波信号B C T a \sim B C T c の発振を開始する。マスター用コントローラI C 2 O O A の三角波信号B C T a が、図 5 のように、時点 t 1 で下限レベルV 1 から立ち上がり、

5 所定の周期で発振する。三角波信号BCTaはマスターであるから、他の三角波信号 BCTb、BCTcに関係なく、自由に発振する。

三角波信号BCTaが、時点t2で閾値Vthに達すると比較器CP1の出力は低(L)レベルから高(H)レベルに変化する。このHレベルへの変化が微分された検出信号DP1がスイッチQ1に供給され、スイッチQ1がオンする。スイッチQ1のオンにより、コンデンサ131Bに蓄積されている電荷は下限レベル電圧V1になるまで瞬時に放電される。したがって、第1スレーブ用コントローラIC200Bの三角波信号BCTbは、その時点t2においてどの様な位相にあっても、時点t2から立ち上がる三角波信号となる。三角波信号BCTbは、三角波信号BCTaから所定位相差θだけ遅れたものとなる。

15 また、三角波信号BCTbが、時点t3で閾値Vthに達すると比較器CP2の出力はLレベルからHレベルに変化する。このHレベルへの変化が微分された検出信号DP2がスイッチQ2に供給され、スイッチQ2がオンする。スイッチQ2のオンにより、コンデンサ131Cに蓄積されている電荷は下限レベル電圧V1になるまで瞬時に放電される。したがって、第2スレーブ用コントローラIC200Cの三角波信20号BCTcは、その時点t3においてどの様な位相にあっても、時点t3から立ち上がる三角波信号となる。これにより、三角波信号BCTcは、三角波信号BCTbからさらに所定位相差θだけ遅れたものとなる。

このような動作は、時点 t 4、時点 t 5、時点 t 6 でも同様に繰り返して行われる。したがって、三角波信号BCT a \sim BCT c は、マスター用三角波信号BCT a を基25 準として、毎サイクル毎に、所定の位相差 θ を持つように同期化される。したがって、三角波信号BCT a \sim BCT c は、発振回路素子の特性ばらつき等によりその周波数

がそれぞれ微妙に異なっていても、周波数の誤差が累積されることはない。

よって、全てのコントローラ I C 2 O O A \sim 2 O O C、ひいては全インバータが所定の位相差 θ を維持して、バースト調光を行うことができる。

また、そのための手段は、微分回路付き比較器とスイッチから構成される単純な位 相同期化回路PH1、PH2により実現できる。よって、本発明では、簡単な構成で、 かつ安価に、実質的に三角波の位相シフトを行える。

さらに、マスター用コントローラ I C 2 O O A から第 1 スレーブ用コントローラ I C 2 O O B \wedge 、さらに第 2 スレーブ用コントローラ I C \wedge と順次所定位相差 θ を持たせるから、任意の数の三角波信号に対応することができる。

10 図6は、電子デバイスであるインバータの各バースト用三角波信号BCTを所定の 位相差を持って同期化させる、第2の実施の形態の構成例を示す図である。図7は、 図6を説明するためのタイミングチャートである。

図6において、第1の実施の形態の図4とは、基準電圧回路10が複数の閾値電圧 Vth1、Vth2を出力すること、その複数の閾値電圧Vth1、Vth2が基準 電圧として各位相同期化回路PH1~PH3に図のように選択的に供給されること、 マスター用コントローラICの三角波信号BCTaが、全ての位相同期化回路PH1 ~PH3に比較電圧として供給されること、の各点で異なっている。

15

さらに、位相同期化回路PH3では、比較器CP3の非反転入力(+)に閾値電圧 Vth2が入力され、反転入力端子(-)に三角波信号BCTaが入力されている。

20 これにより、位相同期化回路PH3では、三角波信号BCTaが高い電圧から低下して来て閾値電圧Vth2に達した時点でスイッチQ3がオンされることになる。

このように構成される第2の実施の形態に係る、図6の三角波信号BCTの位相同期システムの動作を、図7のタイミングチャートを参照して説明する。

各コントローラIC200A~200Dは、電源が印加されると、それぞれ三角波 25 信号BCTa~BCTdの発振を開始する。マスター用コントローラIC200Aの 三角波信号BCTaが、図7のように、時点t1で下限レベルVlから立ち上がり、

所定の周期で発振する。三角波信号BCTaはマスターであるから、他の三角波信号BCTb~BCTdに関係なく、自由に発振する。

三角波信号BCTaが、時点t2で閾値Vth1に達すると比較器CP1の出力はLレベルからHレベルに変化する。このHレベルへの変化が微分された検出信号DP1がスイッチQ1に供給され、スイッチQ1がオンする。スイッチQ1のオンにより、コンデンサ131Bに蓄積されている電荷は下限レベル電圧V1になるまで瞬時に放電される。したがって、第1スレーブ用コントローラIC200Bからの三角波信号BCTbは、その時点t2においてどの様な位相にあっても、時点t2から立ち上がる三角波信号となる。三角波信号BCTbは、三角波信号BCTaから所定位相差θ1だけ遅れたものとなる。

5

10

15

20

また、三角波信号BCTaが、時点 t 3で閾値V t h 2に達すると比較器CP 2の出力はLレベルからHレベルに変化する。これにより、同様にして、第2 スレーブ用コントローラIC200Cからの三角波信号BCTcは、その時点 t 3においてどの様な位相にあっても、時点 t 3 から立ち上がる三角波信号となる。これにより、三角波信号BCTcは、三角波信号BCTbからさらに所定位相差 θ 2 だけ遅れたものとなる。

さらに、三角波信号BCT a が高い電圧から低下して来て閾値電圧V th 2 に達した時点 t 4 で、比較器CP 3 の出力はL レベルからH レベルに変化する。このH レベルへの変化が微分された検出信号DP 3 がスイッチQ 3 に供給され、スイッチQ 3 がオンする。これにより、第 3 スレーブ用コントローラ I C 2 O O D からの三角波信号BCT dは、その時点 t 4 においてどの様な位相にあっても、時点 t 4 から立ち上がる三角波信号となる。三角波信号BCT dは、三角波信号BCT c から所定位相差 θ 3 だけ遅れたものとなる。

このような動作は、時点 t 5、時点 t 6、時点 t 7、時点 t 8 でも同様に繰り返し 25 で行われる。したがって、三角波信号BCT a \sim BCT d は、マスター用三角波信号 BCT a を基準として、毎サイクル毎に、所定の位相差 θ 1、 θ 1 + θ 2、 θ 1 + θ

 $2+\theta$ 3、を持つように同期化される。よって、三角波信号BCTa~BCTdは、発振回路素子の特性ばらつき等によりその周波数はそれぞれ微妙に異なっていても、支障なく同期が維持される。

このように、この第2の実施の形態においても、第1の実施の形態と同様に、周波 数の誤差が累積されることはなく、全てのコントローラ $IC200A\sim200D$ 、ひいては全インバータが所定の位相差 θ (θ 1、 θ 1+ θ 2、 θ 1+ θ 2+ θ 3) を維持して、バースト調光を行うことができる。

さらに、基準電圧として複数の閾値電圧Vth1、Vth2を発生させ、かつマスター用コントローラIC200Aから全てのスレーブ用コントローラIC200B~200Dへ三角波信号BCTaを比較電圧として供給すること、及び、一部の位相同期化回路(図6では、PH3)の比較器の基準電圧Vthと比較電圧BCTaとの入力端子を、他の位相同期化回路の比較器のそれらと逆にすることにより、1周期内の任意の位相差を持つ三角波信号を発生することができる。

15 産業上の利用可能性

以上のように、本発明に係る三角波信号の位相同期方法及びそのシステムは、インバータを並行運転するシステムに用いるのに適している。特に、複数の蛍光灯を使用する、液晶表示装置のバックライト用光源として用いるのに好適である。

請求の範囲

- 1. コンデンサへ電荷を充放電させて上限レベルと下限レベル間で変化するスレーブ用三角波信号を発生し、
- 5 マスター用三角波信号のレベルが所定レベルに達したときに検出信号を発生し、 前記検出信号に応じて、前記スレーブ用三角波信号が前記上限レベル或いは下限レ

ベルになるように前記コンデンサの電荷を、速やかに充電或いは放電し、

15

20

前記スレーブ用三角波信号を、前記マスター用三角波信号に対して所定位相差を持つように同期化することを特徴とする、三角波信号の位相同期化方法。

10 2. 第1コンデンサ乃至第Nコンデンサ(Nは、2以上の整数)へ電荷を充放電させて上限レベルと下限レベル間で変化する第1三角波信号乃至第N三角波信号をそれぞれ発生させ、

前記第 J (J は、1 乃至 N - 1 のいずれか) 三角波信号のレベルが所定レベルに達したときに、前記 J + 1 コンデンサの電荷を前記上限レベル或いは下限レベルになるように速やかに充電或いは放電させ、

前記第1三角波信号乃至第N三角波信号を順次所定位相差を持つように同期化する ことを特徴とする、三角波信号の位相同期化方法。

3. 第1コンデンサ乃至第Nコンデンサ(Nは、2以上の整数)へ電荷を充放電させて上限レベルと下限レベル間で変化する第1三角波信号乃至第N三角波信号をそれぞれ発生させ、

前記第1三角波信号のレベルが、複数の異なる所定レベルのうちの、前記第2三角波信号乃至第N三角波信号に対応して定められている所定レベルに達したときに、前記第2コンデンサ乃至第Nコンデンサの電荷を前記上限レベル或いは下限レベルになるように速やかに充電或いは放電させ、

25 前記第2三角波信号乃至第N三角波信号を、前記第1三角波信号に対してそれぞれ 所定位相差を持つように同期化することを特徴とする、三角波信号の位相同期化方法。

4. コンデンサへ電荷を充放電させて上限レベルと下限レベル間で変化する三角波信号を発生する三角波信号発生回路を含む、第1電子デバイス乃至第N(Nは、2以上の整数)電子デバイスと、

前記複数Nの電子デバイスのうちの1つの電子デバイスの三角波信号がマスター用 三角波信号として入力され、このマスター用三角波信号のレベルと所定閾値とを比較し、前記マスター用三角波信号のレベルが前記所定閾値に達したときに検出信号を出力する比較検出回路、この比較検出回路の検出信号に応じて、前記マスター用三角波信号を発生する1つの電子デバイス以外の電子デバイスのうちのいずれか1つの電子デバイスの三角波信号をスレーブ用三角波信号として発生するための前記コンデンサ の電荷を、前記上限レベル或いは下限レベルになるように速やかに充電或いは放電するためのスイッチを含む、第1位相同期化回路乃至第N-1位相同期化回路とを有し、前記スレーブ用三角波信号を、前記マスター用三角波信号に対して所定位相差を持つように同期化させることを特徴とする、三角波信号の位相同期化システム。


- 5. 前記第K(Kは、2乃至Nのいずれか)電子デバイスの三角波信号が、前記第 K-1同期化回路により、前記第K-1電子デバイスの三角波信号に対して所定位相 差を持つように同期化され、前記第1電子デバイスの三角波信号乃至第N電子デバイスの三角波信号が順次位相差を持って同期化されることを特徴とする、請求の範囲第 4項記載の三角波信号の位相同期化システム。
- 6. 前記第1位相同期化回路乃至第N-1位相同期化回路は、所定閾値として共通 の閾値が供給され、前記第1電子デバイスの三角波信号乃至第N電子デバイスの三角 波信号が順次同一位相差を持って同期化されることを特徴とする、請求の範囲第5項 記載の三角波信号の位相同期化システム。
- 7. 前記第K(Kは、2乃至Nのいずれか)電子デバイスの三角波信号が、前記第 K-1同期化回路により、前記第1電子デバイスの三角波信号に対してそれぞれ所定 位相差を持つように同期化されることを特徴とする、請求の範囲第4項記載の三角波 信号の位相同期化システム。

8. 前記第1位相同期化回路乃至第N-1位相同期化回路は、所定閾値として、複数の異なる閾値のうちの1つの閾値が使用され、


前記第2電子デバイスの三角波信号乃至第N電子デバイスの三角波信号は、前記第 1電子デバイスの三角波信号に対して、使用された閾値に応じた所定位相差を持つよ うに同期化されることを特徴とする、請求の範囲第7項記載の三角波信号の位相同期 化システム。

5


- 9. 前記第1電子デバイス乃至第N電子デバイスは、直流電源から負荷へ交流電力を供給する直流-交流変換装置であることを特徴とする、請求の範囲第4項記載の三角波信号の位相同期化システム。
- 10 10. 前記比較検出回路は、入力される三角波信号のレベルと前記所定閾値とを比較する比較器と、この比較器の出力が所定の変化をしたときに前記検出信号を出力する変化検出回路を有することを特徴とする、請求の範囲第4項記載の三角波信号の位相同期化システム。
- 11. 前記変化検出回路は、コンデンサと抵抗を含む微分回路であることを特徴と 15 する、請求の範囲第10項記載の三角波信号の位相同期化システム。
 - 12. 前記所定閾値となる少なくとも1つの閾値電圧と、前記上限レベル或いは下限レベルの電圧を発生する基準電圧回路を有することを特徴とする、請求の範囲第4項記載の三角波信号の位相同期化システム。
- 13. 前記基準電圧回路の前記上限レベル或いは下限レベルの電圧が入力され、そ 20 の電圧を出力するボルテージ・フォロアを有することを特徴とする、請求の範囲第1 2項記載の三角波信号の位相同期化システム。





1/7




第3図








第5図





7/7

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/1224

			PCT/JE	203/12240			
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H03K4/06, H02M7/48, H03L7/00							
According to International Patent Classification (IPC) or to both national classification and IPC							
L	OS SEARCHED						
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H03K4/06, H02M7/48, H03L7/00							
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-2003 Kokai Jitsuyo Shinan Koho 1971-2003							
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)							
	MENTS CONSIDERED TO BE RELEVANT	· · · · · · · · · · · · · · · · · · ·	 				
Category*	Citation of document, with indication, where a		1	Relevant to claim No.			
T	JP 08-293767 A (Toyoda Autor Ltd.), 05 November, 1996 (05.11.96) Full text; Figs. 1 to 6 (Family: none)		rks,	1-13 .			
Y	JP 2000-114936 A (Matsushita Co., Ltd.), 21 April, 2000 (21.04.00), Full text; Figs. 1 to 12 (Family: none)	a Electric Ind	lustrial	1-13			
Y	JP 2002-084175 A (Denso Corp 22 March, 2002 (22.03.02), Full text; Figs. 1 to 8 (Family: none)	o.),		1-13			
D. Bueh							
	er documents are listed in the continuation of Box C.	See patent famil					
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot considered novel or cannot be considered to involve an inventive step when the document is taken alone				application but cited to rlying the invention aimed invention cannot be			
"O" docume means	establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other	step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art					
than the	ent published prior to the international filing date but later priority date claimed	"&" document member	of the same patent fa	mily			
Date of the actual completion of the international search 16 December, 2003 (16.12.03) Date of mailing of the international search report 13 January, 2004 (13.01.04)							
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer					
Facsimile No.		Telephone No.					

Form DCT/ICA /210 (accord shoot) (Inly 1000)

INTERNATIONAL SEARCH REPORT

International application No. PCT/JP03/12240

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
Y	JP 03-155366 A (Nemic-Lambda Kabushiki Kaisha), 03 July, 1991 (03.07.91), Full text; Figs. 1 to 10 (Family: none)	1-13
		·
	·	

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl' H03K 4/06, H02M 7/48, H03L7/00

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. C1' H03K 4/06, H02M 7/48, H03L7/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926 - 2003

日本国公開実用新案公報

1971 - 2003

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
JP 08-293767 A (豊田自動織機製作所) 1996.11.05.全文,第1~6図 (ファミリーなし)	1-13
JP 2000-114936 A (松下電器産業株式会社) 2000.04.21 全文,第1~12図 (ファミリーなし)	1-13
_	JP 08-293767 A (豊田自動織機製作所) 1996.11.05.全文,第1~6図 (ファミリーなし) JP 2000-114936 A (松下電器産業株式会社) 2000.04.21 全文,第1~12図

| X C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

16.12.03

国際調査報告の発送日

13.01.04

7402

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915

東京都千代田区設が関三丁目4番3号

特許庁審査官(権限のある職員) 有 泉 良 三

員)。 5 X

電話番号 03-3581-1101 内線 3556

	国际山政府 7 「C1/ J P U 3/ 1 2 2 4 U				
C (続き).	関連すると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときに	関連する 請求の範囲の番号			
Y .	JP 2002-084175 A (株 2002. 03. 22 全文, 第1~8 (ファミリーなし)	式会社デンソー) 図	1-13		
Y	JP 03-155366 A (ネミッ 1991.07.03.全文,第1~1 (ファミリーなし)	ク・ラムダ株式会社) 0図	1-13		